GaN 基电力电子器件关键技术的进展

来源：电源学报第17卷第3期 | 作者：彭韬玮，王 霄，敖金平

电子技术包含信息电子技术和电力电子技术两大部分，其中：信息电子技术是实施信息传输、处理、存储和产生控制指令；电力电子技术是实施电能的传输、处理、存储和控制。 功率电子器件作为电力电子器件的核心，其基本特点就是具有高击穿电压、低导通电阻和较高的开关速度。

如今，硅（Si）基为代表的功率电子器件占据了主流消费市场。 然而随着技术的不断发展，Si 材料在实现更高耐压、更低导通电阻和更高开关速度方面的潜力已经被发掘殆尽 。 氮化镓 GaN（gallium nitride）的禁带宽度是 Si 的 3 倍左右，临界击穿场强也比 Si 高 1 个数量级， 电子迁移率和热导率也更好，这使得 GaN 在功率转换、微波通信等高压、大电流、高频及高温工作场合有着显着的优势，有望用其制得更高效率、更小体积、更轻重量和更大功率密度的电力电子产品。

1 GaN 功率器件关键技术问题

目前 GaN 功率电子器件的研究主要分为两大方面：①在 Si 和碳化硅（SiC）等半绝缘衬底上制作GaN 平面（横向）导通型器件；②在 GaN 自支撑衬底上制作垂直（纵向）导通型器件。

GaN 横向器件优势之一在于能在价格低廉的Si 衬底上生长高质量、大直径的 GaN 晶圆，这大大降低了制造成本且具有良好的互补金属氧化物半导体CMOS（complementary metal-oxide-semiconductor）工艺兼容性，AlGaN/GaN 异质结中的二维电子气也能得到有效利用。但是，横向器件也具有很多缺点：①由于 Si 与 GaN 之间晶格常数和热膨胀系数存在较大的差别，Si 上外延生长 GaN 时晶片位错密度高，容易发生弯曲和龟裂，难以在大尺寸、高质量的 Si 上外延生长质量良好的 GaN；②由于 AlGaN/GaN 异质结构具有很强的自发极化和压电效应，势垒层不掺杂时其二维电子气面密度就达到了1013 cm-2 量级，是常开型器件，但是出于对电力电子系统安全性的考虑， 器件需要处于常关型下工作，所以如何实现高性能的常关型器件也是一大难题；③存在电流崩塌效应，目前普遍认为电流崩塌现象来源于 2 个方面：AlGaN 势垒层表面受主陷阱态和 AlGaN 势垒层或 GaN 缓冲层内部受主陷阱态[2]；④高击穿电压以及低漏电难以满足，而影响击穿和漏电特性的因素主要归结为：栅极靠向漏极边缘电场集中效应、缓冲层漏电以及栅极漏电等。

针对上述横向器件问题，研究人员提出了多种解决方案。①研究 AlN/AlGaN 多缓冲层结构、AlGaN/GaN 多层结构或 Al（Ga）N/GaN 超晶格结构以及图形基板技术等来解决 Si 上外延生长 GaN 的应力问题[3]；②在实现常关（增强）型器件方面，业界通常使用 P 型栅结构或凹槽栅结构来实现器件的常关工作，而凹槽栅结构的增强型器件不足之处在于无法精确控制刻蚀深度、工艺重复性差、阈值电压的可控性差、刻蚀所产生的损伤大和栅漏电较大。P型掺杂能够提升沟道处导带，使栅下沟道内二维电子气 2DEG（two-dimensional electron gas）耗尽，实现增强型特性，但工艺要求较高，实现难度较大；③为了抑制电流崩塌，目前学术界常采用削弱峰值电场和降低表面态密度两种方案，研究表明通过对器件进行表面钝化、合理设计缓冲层和器件终端结构可以有效抑制电流崩塌；④如今提高 GaN 横向器件击穿电压的主流方法有 2 种：一种是以场板技术为主的终端技术降低栅极边缘电场峰值从而使表面电场趋于均匀和平坦化；另一种通过提高外延缓冲层质量或降低背景载流子浓度来减少其中的泄漏电流，从而提高器件耐压。

虽然如今可以通过许多方法来解决横向器件中遇到的问题，但因器件结构而产生的根本性问题仍得不到解决。首先横向器件内部的电场分布极不均匀， 峰值电场会出现在靠近漏端的栅极边缘，该处电场强度会率先超过 GaN 材料的临界击穿场强，难以发挥出 GaN 材料的优势，从而导致器件平均单位距离耐压值远低于理论值，出现所谓“提前击穿”现象，严重制约了器件耐压的提升。其次横向器件的电流通路与势垒层上表面距离过近，通常只有 20 nm 左右 ， 导致表面势的波动极易影响到2DEG 沟道内的电子浓度，容易导致电流崩塌效应，影响器件在高压、高频工作条件下的性能。

为了从根本上提高器件的击穿电压和解决电流崩塌效应， 近年来，GaN 垂直结构器件被提出并得到了广泛研究。随着 GaN 自支撑衬底及其生长技术的发展，GaN 基垂直器件的实现成为可能，其巨大潜力正被一步步挖掘出来。其中以电流孔径垂直电子晶体管 CAVET（current aperture vertical electronic transistor）为代表的垂直器件近几年不断取得突破，目前已达到较为成熟的技术水平。

垂直结构器件相较于横向器件有着很多优势：①垂直结构采用体材料生长同质外延层，外延层界面处缺陷密度较横向器件低，因此器件的泄漏电流更小；②由于垂直结构采用体材料进行同质外延，不需要缓冲层，可以生长很厚的同质外延层承受更大的击穿电压，同时将峰值电场从表面转移到器件内部而获得优异的可靠性；③垂直结构器件发生雪崩击穿后仍可恢复，为软击穿，这使得垂直结构可靠性更高；④垂直器件中高电场区域被转移到器件内部，有效缓解了横向器件中电流崩塌的问题。然而，GaN 衬底上进行同质外延在技术上不够成熟，目前只能在小直径 GaN 衬底上实现且价格昂贵，这导致 GaN 垂直结构器件商业应用成本较大 ，阻碍了 GaN 垂直功率器件的发展。

2 Si 基 GaN 横向功率器件

GaN 材料具有禁带宽度大、击穿场强高和电子迁移率大等优异的性能，AlGaN/GaN 异质结构中也具有高浓度、高电子迁移率 2DEG，因此非常适合用于电力电子器件当中。Si 基 GaN 横向功率器件能将 GaN 材料的优点和 Si 材料价格便宜、 易于实现大尺寸、工艺成熟等优点相结合，现已在材料生长、器件制造等方面取得巨大的突破。目前面临的主要技术问题有：Si 衬底上异质外延生长GaN、 常关型器件结构设计及制备、表面钝化技术等。

2.1 Si 衬底上外延生长 GaN

GaN 外延技术是 制作 GaN 器件的 关键技术 ，高质量 GaN 外延层可以有效提高器件的性能和成品率。一般来说，外延层需满足表面平整、晶体完整性好、位错密度低、掺杂浓度控制严格和分布均匀性好等要求。但是由于制备 GaN 单晶比 较困难，GaN 基器件一般通过异质外延生长制得。异质外延往往存在晶格失配和热失配的问题，这些失配会造成材料中高密度的位错、 缺陷和产生较大的应力，严重时甚至会导致外延层龟裂。虽然 Si 上外延生长 GaN 具有很大晶格失配和热失配问题， 但 Si 衬底制造工艺成熟、 价格低廉且容易实现大面积制备， 这使得 Si 上外延生长 GaN 获得了业界强烈关注，成为氮化物半导体领域的研究热点之一。

GaN 材料外延生长方法主要有：金属有机物化学气相淀积法MOCVD（metal organic chemical vapor deposition）、分子束外延法 MBE（molecular beamepitaxy）和氢化物气相外延法 HVPE（hydride vapor phase epitaxy）。外延生长核心问题是如何降低异质外延时的晶格失配和热失配。目前主流的解决思路是选择合适的缓冲层来实现应力调控并且提高外延层质量。近年来研究者对多种技术途径进行了尝试，包括 AlN/AlGaN 多缓冲层结构、超晶格技术、低温 AlN 插入层技术以及图形基板技术等[3]。事实证明， 这些方法都能在 Si 衬底上外延生长高质量的GaN 外延层。

Cai Yuefei 等设计了一种用于硅上的高电子迁移率晶体管 HEMT（high electron mobility transistor）， 其 结 构 如 图 1 所 示 。使 用 2 层Al0.35Ga0.65N、Al0.17Ga0.83N 作为应变补偿过渡层缓解 GaN 和硅之间应力，生长了高晶体质量的 AlN 缓冲层，通过适当调整 2 个 AlxGa1-xN 缓冲层的厚度和 Al 组分，实现了在硅上生长的无裂缝 GaN HEMT 外延晶圆 。其中AlN 缓冲层、Al0.35Ga0.65N 层Al0.17Ga0.83N 和 GaN层厚度分别为 258、180、290 和 1 180 nm。

中科院半导体所 Tan Xiaoyu 等研究了图形化Si 衬底的图形取向对 GaN 外延应力的影响，如图 2所示，发现在特定图形取向下外延层应力最小。图形化生长可通过减小 GaN 薄膜的尺寸， 降低 Si 基外延时的张应力，从而获得无裂纹的外延薄膜。除了已有报道过的图形尺寸、 图形形状这 2 个因素外， 图形相对于 Si 衬底晶格的取向也会影响外延GaN 中的应力。通过对外延薄膜的裂纹、拉曼谱的测量以及力学建模仿真发现，对于方形图形，当图形的边与 Si（111）衬底表面的[110]晶向夹角为 26°或 64°时，外延 GaN 薄膜中有最小的应力。

2.2 常关型器件的实现

GaN 功率电子器件常应用在高频、 高功率、高压下，出于对器件安全性的考虑，常要求其处在常关状态下工作，即器件在高压下工作时，不会因为失去栅控而导致系统的烧毁。对于常关型功率器件，应有足够高的正阈值电压，足够小的器件关态漏电流。然而，AlGaN/GaN 异质结中存在高浓度的2DEG，这会导致器件一般为常开型。因此，如何降低 2DEG 浓度是高阈值常关型器件研制的重点，也是 GaN 功率电子器件应用迫切需要解决的一个难题。目前主要以凹槽栅和 P 型栅结构来实现器件增强型工作。

2.2.1 凹槽栅结构

高阈值常关型器件可以采用减薄 AlGaN 势垒层厚度的凹槽栅结构来实现。Khan 等 [6]首先采用AlGaN 势垒层整体减薄和调节 Al 组分来实现增强型，但这会导致非沟道区域 2DEG 浓度、迁移率降低和器件饱和电流降低等问题。开发凹槽栅结构，通过刻蚀掉栅极下方区域一定厚度的 AlGaN 势垒层，可以有效削弱极化作用，降低栅极下方区域内2DEG 浓度， 从而实 现器件增强 型工作。相较 于AlGaN 薄势垒结构，其导通电阻大大降低。

凹 槽 栅 AlGaN/GaN HEMT 器 件 结 构 比 较 复杂，由于不同材料层刻蚀速率不同，难以通过控制刻蚀时间达到精确控制刻蚀深度的目的，从而导致器件阈值电压不稳定。而且不同刻蚀方法会带来不同程度的损伤，对器件性能造成影响。目前凹槽刻蚀工艺研究重点为：优化 GaN 材料刻蚀工艺，精确控制刻蚀深度，减小刻蚀损伤。GaN 材料的化学性质稳定，刻蚀方法一般采用干法刻蚀， 主要包括：反应离子刻蚀 RIE（reactiveion etching）法、电 子 回 旋 共 振 ECR（electron cyclotron resonance）等离子体法、感应耦合等离子体 ICP（inductively coupled plasma）法和离子束刻蚀 IBE（ion beam etching）法。干法刻蚀具有各向异性、对不同材料的选择较大、刻蚀均匀性和重复性好的特点。ICP法作为干法刻蚀的一种近年来被广泛采用， 它具有反应粒子密度高、均一性好、成本低和易于控制等优点。但是 GaN 材料稳定性高，刻蚀时难免会引入一定程度的损伤，如刻蚀剂的掺入、离子轰击及腐蚀造成表面粗糙等。Li Xilin 等[7]报道了基于 BCl3/Cl2 的ICP 法对氮化镓的缓慢平滑蚀刻。通过调整 ICP 功率、射频 RF（radio frequency）功率、Cl2 和 BCl3 的流速， 得到了缓慢且平滑的蚀刻表面。除去干法刻蚀外，凹槽栅刻蚀还有 AlN 阻挡层、热氧化后湿法刻蚀和选择性生长等几种解决方法。相较于干法刻蚀而言，可以大大缓解刻蚀所带来的损伤。

（1）AlN 阻挡层。刻蚀时引入 F 基气体，当刻蚀全 AlN 层时，F 等离子体与 A1 反应形成 AlF3，由于A1F3 的 低 挥 发 性 提 高 了 GaN 与 AlN 的 刻 蚀 选 择比，形成自终止的效果。Lu Bin 等采用 AlN 阻挡层方法制备了金属-绝缘体-半导体场效应管 MISFET（metal insulator semiconductor field effect transistor）， 如图 3 所示。该结构沟道以上由 22 nm nGaN/1.5 nm AlN/3 nm Al0.15Ga0.75N 组成， 并且 使用Al2O3 作为栅介质，刻蚀气体选为 BCl3 与 SF6。利用这种蚀刻自停止结构， 可以精确控制栅极凹陷，同时降低表面缺陷密度。得到的器件具有 0.3 V 的阈值电压和 1 131 cm2/V·s 沟道电子迁移率。

（2）热氧化后湿法刻蚀。北京大学王茂俊等采用 KOH 腐 蚀 的 方 法 制 备 凹 槽 栅 AlGaN/GaN MIS-FET，成功实现器件增强模式工作。他们认为 AlGaN比 GaN 更容易被氧化， 当温度控制在 700 ℃以下时，AlGaN 层被氧化， 而GaN 沟道层受影响较小。在湿法蚀刻后， 栅极凹槽在 GaN 沟道层处自动停止，留下薄的 AlGaN 势垒，致使器件在常关模式下工作。为了简化器件制造工艺并得到更高的沟道电子迁移率， 他们引入了 GaN 帽层及 AlN/GaN 插入层结构，制得器件的结构[11]如图 4 所示。GaN 帽层用作自终止栅极凹槽工艺的凹槽掩模，避免沉积额外的凹陷掩模（例如 SiO2 或 SiNx），简化了器件制造工艺并降低了制造成本。AlN/GaN 插入层用于实现刻蚀的自终止， 保证了 GaN 沟道层无刻蚀损伤且具有高电子迁移率。通过添加 Al2O3 栅极电介质，制备了具有高阈值均匀性和低导通电阻的准常关GaN MOS-HEMT。栅极下方的沟道中获得了 1 400 cm2/V·s 较高的电子迁移率。

（3）选择性生长。在制备凹槽栅 GaN 常关型器件中，采用选择区域外延的方法能从根本上避免等离子体刻蚀的损伤。选择性生长技术是借助掩膜版在生长 AlGaN/GaN 异质结构时， 对栅极区进行掩膜阻挡，从而形成一个凹槽，之后淀积栅极绝缘层形成凹槽栅结构。

中山大学刘扬等对此方法进行了研究。他们使用 MOCVD 在直径 2 英寸的 Si（111）衬底上依次生长 GaN 缓冲层、GaN 沟道层和 Al0.2Ga0.8N 薄势垒层，然后再选择性地生长厚的 Al0.3Ga0.7N 势垒层。其中栅极区域被掩模阻挡，自然地形成了晶格缺陷少的凹槽栅极结构。

AlGaN 薄势垒层能有效抑制栅界面载流子的俘获效应和散射效应。因此，可以实现更低的界面缺陷态密度以及更低的导通电阻。进而通过调节AlGaN 薄势垒层中铝组分，可以在不明显降低导通电阻的同时实现阈值电压的提升。制得的器件有正向阈值电压 2.5 V, 沟道迁移率约 2 000 cm2/V·s，如图 5 所示。

2.2.2 P 型栅结构

P 型栅结构最早在 2000 年由 Hu 等提出，通过在栅电极与 AlGaN 势垒层之间插入一层 p-GaN来提高 AlGaN 层势垒， 从而使得沟道势垒提升到费米能级之上，耗尽沟道载流子实现常关。该结构可以有效避免凹槽栅结构中刻蚀深度难控、刻蚀损伤大等问题。如何实现高浓度可靠 P 型层、解决栅极漏电、优化器件结构设计是提高 P 型栅结构器件性能的关键。

2017 年， 深圳大学刘新科课题组使用磁控反应溅射在溅射功率为 10 W 时得到相对高的空穴载流子密度和高表面质量的准 Cu2O 薄膜，并以此作为栅极电极制备 AlGaN/GaN HFET。与典型的Ni/Au 电极 HFET 相比， 器件的阈值电压呈正偏移0.55 V，同时栅极漏电流较低，还实现了更高的电子迁移率 1 465 cm2/V·s 和更低的亚阈值摆幅 74mV/dec。

西安电子科技大学敖金平课题组发现， 在 pGaN 帽层与 AlGaN 势垒层之间插入本征 GaN 层可以有效阻挡 p-GaN 帽层中 Mg 的扩散，但随着阻挡层厚度的增加，阈值电压会负向漂移。当调节阻挡层厚度为 10 nm 时，可以实现器件的正阈值电压并阻挡了 p-GaN 中 Mg 的扩散，此时器件阈值电压达 0.9 V，迁移率达 900 cm2/V·s。随后， 他们使用等离子体增强化学气相淀积PECVD（plasma enhanced chemical vapor deposition）在 p-GaN 上淀积一层 SiNx 层， 有效抑制上述器件结构中较大的栅泄漏电流，并且提高阈值电压。为了避免传统先欧姆电极工艺带来的较大源漏串联电阻和较低输出电流密度，他们采用先栅极工艺在p-GaN 层、SiNx 层和栅极金属之间形成栅极自对准结构，如图 6 所示，有效避免这一问题。

对于具有 p-GaN 帽层的常关 HFET，栅极金属和 p-GaN 帽层之间应该形成欧姆接触，使得 p-GaN层上实现均匀的电位分布。但是，先栅极后源漏工艺在实现源漏的欧姆电极时若采用传统的高温欧姆退火会造成栅极退化，器件性能变差，因此，他们开发了低温欧姆退火技术，并且成功应用于自对准先栅结构器件，其阈值电压约为 2 V，最大沟道电子迁移率约为 1 500 cm2/V·s。

2.3 LPCVD SiN 表面钝化技术

GaN 材料表面存在 N 空位和自然氧化物，由此产生的高界面态密度对器件的可靠性产生严重影响，如阈值电压回滞效应和电流崩塌效应等[17]。通过器件表面钝化可以直接有效地提高其可靠性。低压化学气相沉积 LPCVD（low-pressure chemical vapor deposition）是一种高温工艺，具有低损伤、与硅基 CMOS 工 艺 兼 容 的 特 点 。通 过 LPCVD 淀 积 的Si3N4 质量高、 温度稳定性好， 非常适合作为 GaN MIS-HEMT 器件的表面钝化层和栅介质层。

中科院微电子所刘新宇课题组采用高温稳定的LPCVD-SiNx 进行钝化，结合高温低损伤栅极凹陷技术，制造了高性能常关 GaN-on-Si MIS-HEMT，器件表面 TEM 如图 7 所示。LPCVD-SiNx /AlGaN 界面如图 7（a）所示，在欧姆合金化之后，SiNx 钝化层没有出现裂纹，成功实现了具有高热稳定性和良好有序晶体结构的稳定 LPCVD-SiNx/AlGaN 界面（图 7（b））。

此外， 他们采用了自主搭建的快速软开关电流深能级瞬态谱 DLTS（deep level transient spectroscopy）技术证明了 LPC-VD Si3N4 可以有效降低 HEMT 的电流崩塌。

3 垂直结构 GaN 器件

对于功率半导体器件而言，击穿电压与导通电阻是其重要的参数。横向器件由于其电场集中在近漏端栅极区中，需要通过提高栅漏间距的方式来提高击穿电压，因此器件面积较大，不符合器件小型化的需求。同时，横向器件又存在缓冲层漏电、电流崩塌效应等一系列问题，难以满足高频高功率应用的需要。垂直器件有着独特的结构，能从根本上避免横向器件中的这些问题。

Si 衬底上制造垂直 GaN 器件虽然可行， 但由于在异质衬底上外延生长的 GaN 具有 108～1010 cm-2的高位错密度， 导致 GaN-on-Si 垂直结构器件的耐压提升一直比较缓慢。随着 GaN 自支撑衬底技术的不断成熟， 低位错密度的 GaN 自支撑衬底逐渐得到应用，这大大推动了垂直结构器件的研究。自2010 年以来，GaN 垂直功率器件领域发展十分迅速，出现了许多垂直结构二极管和晶体管，其主要类型及其耐压水平如图 8 所示。其中主要包括GaN 垂直 pn 结二极管、GaN 垂直肖特基势垒二极管SBD（Schottky barrier diode）、GaN CA-VET、GaN 垂直凹槽 MOSFET。

3.1 自支撑衬底

晶体生长技术被广泛开发用于实现大尺寸和高质量的 GaN 衬底， 其主要的技术路线包括钠助熔剂法、氨热法和 HVPE 法 3 种。其中，HVPE 法具有生长速率快、设备简单以及大尺寸生长均匀等优点，在商业化应用方面具有很大潜力。但是采用HVPE 法外延生长 GaN 一般在异质衬底上进行，如何控制 GaN 层与异质衬底之间较大晶格失配和热失配是一大挑战。另一方面，在 HVPE 生长之后，如何将 GaN 与异质衬底分离也是一大挑战。

中 科 院 苏 纳 所 徐 科 团 队 采 用 HVPE 方 法 ，在HVPE GaN 体单晶的基 础上进行 HVPE 同 质外延生长， 获得了高质量 HVPE 同质外延非故意掺杂GaN 厚 膜。通 过 阴 极 发 光 CL（cathode luminescence）和高分辨率 X 射线衍射 HRXRD（high-resolution X-ray diffraction）测量表征样品的晶体质量，得到表面平整， 位错密度为 2.4×106 cm-2～2.3×105cm-2 的晶体，不同样品阴极发光图[22]见图 9。但是，在具有低位错密度的晶体中，非故意掺杂杂质浓度对电性能的影响不可忽视。

因为未掺杂 GaN 的电阻率较高，不适合制造高功率电子器件。为了控制其电性能，在 GaN 的 HVPE生长期间精确可控的掺杂是必要且重要的。二氯硅烷（SiH2Cl2）由于具有更高的热稳定性，常常是 Si 掺杂 GaN 的 HVPE 生长的合适选择。目前实验结果证明 HVPE 生长技术在同质外延低掺GaN 厚膜方面具有表面平整、位错密度低、Si、C 和 O 杂质浓度控制严格等优势。

徐科等还发现，通过引入 Ge 作为 GaN 衬底中的 n 型掺杂剂， 相较于 Si 掺杂与未掺杂的 GaN 衬底，能够得到更低位错密度、更光滑表面以及更低应力和更少缺陷的外延层。

3.2 功率二极管

GaN 垂直结构二极管中肖特基势垒二极管和pn 结二极管已成为现在的研究热点。GaN、SiC、Si基器件导通电阻和耐压关系如图 10 所示。由图 10可知，垂直结构功率二极管在实现高击穿电压和低导通电阻方面都有着比横向器件更优异的性能，但距达到 GaN 材料的理论极限仍然有一定距离。GaN基功率器件常应用于高频、高功率、高压下，因此对提高其击穿电压的研究必不可少。

首先，器件外延层中缺陷密度和掺杂浓度对器件击穿电压有一定影响。通过较厚的缓冲层可以有效降低缺陷密度和改善漂移层的材料质量，从而显着提高击穿电压[25]。此外，二极管在阳极边缘会存在电场峰值，这也会导致器件击穿电压降低、无法发挥 GaN 材料的天然优势。以 pn 结二级管为例，理想的平行平面结耗尽区边缘平整， 而实际的 pn结通常都是在一定尺寸的掩膜窗口内扩散形成，耗尽区边结有着较大的曲率， 这导致实际 pn 结边缘处电场强度出现峰值，器件发生提前击穿。现已有诸如场板、结终端等边缘终端技术以及漂移区渐变掺杂技术来优化体内电场分布，达到提高器件击穿电压的目的。

1）场板结构

当器件工作 在阻断状态 时，pn 结耗尽区 边缘曲率较大，电场达到峰值。增加场板将整个 P 区及其边缘覆盖， 当反偏电压增大时，P 区和场板同时对 N 区进行耗尽。整个耗尽区沿着结面扩展到场板边缘，电场峰由 1 个变为 2 个，多出来的 1 个峰位于场板边缘处。这可以有效降低原 pn 结耗尽区边缘处电场峰值，提高器件击穿电压。

康纳尔大学 Nomoto 等[26]在自支撑衬底上设计并制造了具有场板结构的漂移区厚度为 10 μm 的GaN 基垂直结构 pn 结二极管，如图 11 所示。通过在场板上施加偏置电压， 可以有效增大 pn 结耗尽区曲率半径，缓解边缘处电场集中效应。无场板结构器件中击穿电压为 806 V。增加场板结构后，器件击穿电压显着上升达到 1 700 V， 说明场板结构能够有效抑制结边缘处的电场集中效应。有场板的器件中平均击穿电场强度为 1.7 MV/cm，FOM 为5.30 GW/cm2。

2）结终端结构

除了利用场板结构提升垂直结构二极管的耐压水平之外， 还可以在传统二极管结构基础上，通过离子注入在器件边缘形成结终端结构。控制优化设计离子注入的能量和剂量在半导体内部形成均匀的空位， 进而补偿半导体内部的自由载流子，从而在离子注入的区域形成高阻区，以抑制边缘电场集中效应。

Ozbek 等[27]研制了一种简单的具有结终端结构的肖特基势垒二极管，并实现了器件的高击穿电压，如图 12 所示。通过在 GaN 器件边缘注入使用高剂量氩气（其中氩气注入剂量为 2×1016 cm2），在二极管边缘之外的表面处产生薄的高电阻率区域，这促进了沿着表面的电势的扩散，从而减小了电场聚集。利用这种氩离子注入形成的结终端结构，GaN 肖特基势垒二极管的击穿电压从 300 V 增加到 1 650 V。

3）漂移区渐变掺杂

器件耐压水平也与其内部电场分布有关，电场分部不均匀会导致器件耐压难以得到有效提升。器件处于反向工作状态时， 电场在 pn 结结面处集中达到峰值，而器件内部相对较低。采用漂移区渐变掺杂技术， 使掺杂浓度沿着 pn 结结面到器件内部逐渐减低，能够增大耗尽区宽度，有效削弱结面处电场峰值。因此，通过漂移区渐变掺杂技术优化体内电场分布，可以有效提高器件耐压水平。

Ohta 等[28]在自支撑衬底上制得了含三漂移层、场板结构的 GaN 基垂直 pn 结二极管， 如图 13 所示。通过将多个轻掺杂的 n-GaN 漂移层应用于 pn结二极管，有效抑制了器件表面处峰值电场，使内部电场分布更加均匀。同时，设计使用场板结构降低了反向漏电流并提高了击穿电压。得到的器件具有4.7 kV 击穿电压以及 1.7 mΩ-cm2 的比导通电阻。

3.3 功率晶体管

与横向器件相比， 垂直 GaN 功率晶体管器件研究仍处于起步阶段。迄今为止， 最主要的包括CAVETs 和垂直 MOSFETs 两种。

3.3.1 垂直电流孔径晶体管 CAVET

通过将横向结构 AlGaN/GaN HEMT 中的高浓度的 2DEG 与垂直 GaN 基 SBD 和 pn 结构优势结合起来，得到一种新的垂直结构即 CAVET。CAVET最早被美国 Ben-Yaacov 等[29-30]首次提出，他们采用Mg 掺杂 p-GaN 作为电流阻挡层制作了垂直结构AlGaN/GaN CAVET，将表面高场转移到器件内部避免电流崩塌。

CAVET 器件结构主要包括低掺杂 n-GaN 缓冲层、电流孔径和电流阻挡层CBL（current blocking layer）。器件处于工作状态时，电子从器件顶部的源极沿着二维电子气沟道到达电流通孔流入缓冲层内，CBL 起到阻止电子通过的作用。关断状态下和水平结构 AlGaN/GaN HEMT 一样， 在栅电极施加电压使 2DEG 耗尽，n-GaN 缓冲层起到耐压作用。与横向结构器件相比，垂直结构的漏极在衬底上，电场不是沿着水平方向而是沿着垂直方向。这一方面减弱表面态束缚电子抑制电流崩塌，另一方面可以增加漂移区低掺杂 GaN 厚度实现耐高压特性。而横向器件中一般通过增大横向尺寸来达到耐高压的目的，这会大大增加芯片尺寸，与芯片小型化需求相悖。

CAVET 中 CBL 对于高阻断电压至关重要，因此如何制作高质量 CBL 一直是器件研制的重点。CBL 可以采用 SiNx、SiO2 等绝缘性能比较好的材料制作，但是需要进行二次外延生长，工艺步骤比较麻烦， 并且有可能导致器件关断特性不好漏电较大。通常采用由外延生长或隔离注入掺杂获得 P 型GaN 层作为 CBL。常用 Mg 来实现 GaN 的 P 型掺杂， 但是 Mg 较低的激活效率以及 Mg 存在记忆效应同样也是比较难以解决的问题。

2015 年，Nie Hui 等[31]在 GaN 衬底上制造了垂直 GaN 电流孔径晶体管，如图 14 所示。与传统 Mg注入形成的 p-GaN 电流阻挡层相比 ， 他们采 用Pt（1 000 A）MOCVD 生长 Mg 掺杂的 p-GaN 作为 CBL， 再使用ICP 法蚀刻得到窄沟槽。通过将源电极与 p-GaN 电流阻挡层相接触，可以使源电极与 p-GaN 层同时进行退火，既激活了 Mg 杂质，又减少了退火次数，避免了离子注入工序中 Mg 离子的高温再分布问题。通过设计漂移层净掺杂浓度为 1×1016 cm-3、漂移层厚度为 15 μm，来提高器件击穿电压。调节栅极下方 p-GaN 层的厚度和掺杂浓度实现器件常关工作。结终端结构可以有效抑制边缘电场集中效应，其制造方法与功率二极管中类似。基于这种结构，得到了击穿电压 1.5 kV、 比导通电阻为 2.2 mΩ-cm2 的器件。

3.3.2 垂直 MOSFETs

垂直结构 MOSFETs 以垂直凹槽 MOSFET 为主，近年来人们又提出了垂直鳍式 MOSFET。2008年，Otake 等[32]首次提出了垂直凹槽 MOSFET 结构，并实现了增强型模式工作。相于 CAVET 中 AlGaN/GaN 异质结构的极化效应难以实现增强模式工作， 垂直凹槽 MOSFET 由于没有 AlGaN/GaN 异质结构，是常关型器件，并且材料生长相对简单。但是， 垂直凹槽 MOSFET 中 p-GaN 的电子迁移率比较低，并且源电极难以与掩埋的 p-GaN 层形成良好的欧姆接触，会造成较高漏极偏压下阈值电压会发生负向偏移。而新提出的鳍式 MOSFET 无需 p-GaN层，根本上避免了上述问题，并且也可实现常关型工作，但是工艺复杂，实现难度较大。

2014 年,Oka 等[33]报道了在自支撑 GaN 衬底上生长的垂直 GaN 基凹槽 MOSFET，如图 15 所示。设计围绕晶体管的隔离台面的场板结构来减少 pn 结边缘处潜在的电场集中效应，有效提高了器件的击穿电压，使击穿电压从无场板结构的 775 V 增加到1 605 V。同时， 这个结构还实现了器件的常关工作，阈值电压为 7 V。但是由于器件面积较大，导致其导通电阻较大。

Sun Min 等[34]报道了一种 GaN 垂直鳍式 MOSFET 结构，如图 16 所示。该器件沟道被栅金属完全包裹，能够实现常关工作。在 VGS=0 时，由于栅极金属和 GaN 之间的功函数差异， 沟道中的电子被耗尽。随着 VGS 增加，耗尽区宽度减小并形成了导电通道。制造的晶体管无需 p-GaN 层， 阈值电压为1V、比导通电阻 0.36 mΩ-cm2。通过改善栅极电介质质量和增加边缘终端结构可以进一步提高击穿电压， 目前已实现 0 V 的栅极偏压下 800 V 的击穿电压。

4 结语

GaN 材料具有禁带宽度大、击穿场强高和电子迁移率大等优异的性能，是下一代电力电子器件材料的优选选择。在 GaN-on-Si 的横向功率器件方面，目前已经过控制 Si 上生长的 GaN 外延层时的应力，得到了高质量的 GaN 外延层，而且 P 型栅和凹槽栅是现在实现常关型器件的主流解决方案，同时表面钝化技术由于可以有效降低器件表面态密度、抑制电流崩塌效应、 提高器件可靠性而被广泛应用。GaN-on-Si 横向功率器件已经取得了优异的性能，并将进一步的降低成本、提高可靠性，必将成为一个巨大的市场。与此同时，GaN 垂直器件是实现许多电源应用所需的高电压和大电流的关键。随着自支撑衬底技术日趋成熟，GaN 垂直功率器件已得到广泛关注。GaN 垂直 pn 结二极管现已取得良好性能，其 Baliga 品质因数已接近理论值，而 CAVET结构近年来也不断取得突破， 具有巨大的发展潜力。GaN 基功率器件在近 10 年来发展十分迅速，我国要牢牢把握这一机遇， 迎难而上实现技术创新，驱动电力电子行业快速发展。

扫码了解更多行业资讯