打破全球记录!SiC又突破一项难题

第三代半导体风向 · 2021-06-09

打破全球记录!SiC又突破一项难题

最近,英国华威大学公布了一项新的碳化硅技术突破——他们采用超结SiC SBD,实现了2045V击穿电压,同时导通电阻仅为0.73mΩcm2,打破了日本的最低导通电阻纪录。

同时,华威大学还发明了新的制造技术,解决了超结SiC的制造难题(瀚天天成也有类似突破),未来将帮助碳化硅加速替代硅基IGBT等功率器件。

插播:加入第三代半导体大佬群,请加微信:hangjiashuo666。

高压碳化硅难题:

导通损耗太高,超结遭遇2瓶颈

由于临界电场比硅高10倍,与传统硅器件相比,采用SiC功率器件的开关损耗更低,目前市面上已经有很多SiC MOSFET(工作范围600-1700 V),可以替代硅基MOSFET(10- 500V)和超结功率MOSFET(500-900V)。

现在已经有一些供应商已发布了3.3 kV的SiC MOSFET,SiC MOSFET最终可能达到 10 kV,但目前还很难替代IGBT(1200V-6.6 kV)。

这是因为随着击穿电压(VBD)不断增加,碳化硅的导通电阻(RON,SP)也会大幅增加。尽管单极型SiC器件的开关损耗较低,但最终的导通状态损耗却与双极硅器件(IGBT)一样高。

所以,SiC器件要实现更高电压,就必须利用超越单极限制的技术,来降低导通电阻。降低电阻可以使用双极器件结构,例如IGBT,但缺点是开关损耗非常高。

为了将SiC功率器件扩展到3.3 kV以上,必须采用超结器件结构,这可以在降低电阻的同时,不增加太多开关损耗。

不过,据瀚天天成介绍,超结结构是高压碳化硅器件的重要发展方向之一,但是通常会遭遇2个瓶颈问题。一方面,碳化硅超结外延的次数要比传统的硅基超结急剧增加,成本会急剧增加。另一方面,深槽刻蚀会导致碳化硅的外延生长难度剧增,难以形成均质外延结构。(.点这里.)

英国华威大学认为,由于外延生长和离子注入等传统制造技术并不成熟,在SiC中,只能植入约1um,整个制造方法既昂贵又复杂,为此,碳化硅行业需要新的制造技术。

新技术:

击穿电压超2000V

降低超结器件制造难度

最近,英国华威大学和剑桥微电子公司发表了一篇论文,他们开发了一款1700V的SiC SBD,实现了2 kV以上的击穿电压,而且导通损耗也实现了很好的平衡。

华威大学发现,引入大于0°的侧壁角度,可以实现更宽的注入窗口,从而更有可能成功制造超结碳化硅器件。尤其是沟槽侧壁角为10°时,引入了1μm表面区域,并增加5.0 × 1016 cm-3的掺杂,注入窗口提高了20%,击穿电压高达2045V,导通电阻低至0.73mΩ·cm2。

2018年日本产综所开发了全球最低导通电阻的SiC超结MOSFET——击穿电压1400V,导通电阻0.7 mΩcm2。相比之下,华威大学的超结SiC在更高的击穿电压情况下,实现了类似的导通电阻,可以说打破了日本的记录。

与此同时,这种方法克服了传统超结碳化硅器件结构的一些复杂制造挑战,从而确保了这种器件未来的可实际生产,有望使SiC功率器件参与到新的和更高电压的应用领域。

根据华威大学的论文,研究人员是采用侧壁注入的方式,制作了SiC超结肖特基二极管,其中有几个关键步骤。

第一步,研究人员使用4H-SiC作为衬底材料,衬底厚度为100μm。

第二步,在衬底上定义9μm厚度的漂移区,以实现大于2 kV的击穿电压。漂移区或外延区是使用外延工艺开发的。

第三步,在结构中开发一个微小的沟槽,半单元台面宽度(half-cell mesa-width)在沟槽中点进行测量,并在整个研究过程中固定为2.1μm。

第三步,使用离子注入工艺来激活器件。通过沟槽侧壁注入来创建P型柱,沿着沟槽侧壁以200nm的注入深度,倾斜注入就可形成P型柱。它可以理解为一个盒形植入轮廓,使用了铝离子。

第四步,沟槽通过ICP-RIE蚀刻形成,并在重新填充密封电介质之前进行钝化。在沟槽侧壁上使用第一层 SiO2生长以形成高质量的界面。然后再使用聚酰亚胺填充沟槽。

第五步,在器件的顶部和底部形成金属触点。器件间距固定为4.2μm,以确保器件具有足够大的电流密度。

相关阅读:

参编单位集结号!2021第三代半导体白皮书调研启动

78万片/年!英诺赛科8寸氮化镓线量产,还宣布2件大事

近3.8亿补贴!GaN和SiC快来申请

3.3MV/cm,刷新世界纪录!超低成本GaN基器件面世