搞懂集成电路，未来的世界你将不再陌生

>>>老叶科普大讲堂（十二）

近日，有一个令台湾政府与老百姓震动的经济与科技新闻，根据台湾媒体联合新闻网的最新报道显示，台积电正计划将赴美设厂列入选项，直指最具技术含量，且投资金额高达 1000 亿人民币 3 纳米制程的生产线，目标是五年之后的 2022 年实现量产。这个新闻吸引我的眼球的不是美国设厂或台湾政府惊慌的内容，我最关注的是“3纳米”，因为台积电3奈米制程应该是摩尔定律（Moore's Law）下晶体管制程微缩的可能最后节点，且「这将是关键的转折点，以衔接1奈米制程和1奈米以下的次奈米新材料技术」！所以台积电3奈米将牵涉布局量子电脑（quantum computer）1奈米以下的次奈米新技术和材料，这个技术革命可能改变全球半导体產业的生态，如果真的实现，人类将在二十一世纪第三个十年进入次纳米时代，目前的超级电脑每秒运算能力是30万亿次每秒，人类的大脑是50万亿次每秒，量子电脑将达到100万亿次每秒，我能在有生之年看到量子电脑的横空出世，并见证这个伟大时刻，人类历史将会因为量子电脑的出现，出现我们无法想象的世界，但是由“终结者”这部电影来看，对于人类也许不是什么好消息，如何利用量子电脑与使用人工智能，将会是我们下一代最大的难题！

所以集成电路未来将会是很重要的战略产业，我将会用浅显易懂的文字与图表介绍这个产业，如果大家能够了解这个技术与产业，未来的世界你将不再陌生。

集成电路的定义

将计算机主机打开以后可以看到主机板，如图一(a)所示；将主机板放大，可以看到许多长得很像「蜈蚣」的集成电路(IC)焊在印刷电路板上，到底集成电路(IC)又是什么呢？

将电的主动组件(二极管、晶体管)与电的被动组件(电阻、电容、电感)缩小后，制作在硅晶圆或砷化镓晶圆上，称为「集成电路(IC：Integrated Circuit)」，其中「Integrated(堆积)」与「Circuit(电路)」是指将许多电子组件堆积起来的意思。

一般我们所谓的「集成电路(IC)」就是图一(b)中看到长得很像「蜈蚣」的东西，如果我们将集成电路的外壳打开(集成电路的外壳就是所谓的封装Package)，看到的是一小块正方形的硅芯片或砷化镓芯片，我们称为芯片(Chip)或晶粒(Die)，如图一(c)所示，电的主动组件与被动组件缩小后就是制作在这一小块正方形的芯片上。

大家可以想象一下，将电的主动组件与被动组件缩小后制作在这一小块正方形的芯片上，是不是好像将一栋大楼盖在地球表面上一样呢？所以集成电路(IC)制造其实与「盖大楼」的道理是一样的，它们的差别只在于：集成电路(IC)是「按图缩小」，而盖大楼是「按图放大」。

图一计算机的组成要素。

集成电路的最小单位

大家中学都上过生物课吧！生物的第一堂课老师一定会先介绍生物体的最小单位是「细胞」，再配合一些「蛋白质」组成。同样的道理，集成电路的最小单位是「晶体管(主动元器件)」，再配合一些「被动元器件」组成，如果我们将芯片(Chip)用显微镜放大以后，可以看到许多微小的晶体管(主动元器件)与被动元器件，如图一(d)所示，换句话说，细胞与蛋白质排列组合以后可以形成不同功能的生物，而晶体管(主动元器件)与被动元器件排列组合以后可以形成不同功能的集成电路(IC)。

集成电路依照不同的功能又可以使用硅晶圆(Si wafer)或砷化镓(GaAs wafer)晶圆来制作。

以「硅晶圆」制作集成电路：主动元器件以CMOS为主，被动元器件则以电阻与电容为主，如果是「低频数字IC」则是由CMOS所组成，某些内存可能会使用电容(例如：DRAM)；如果是「低频模拟IC」，则除了CMOS以外，可能含有电阻、电容或电感。

以「砷化镓晶圆」制作集成电路：主动组件以BJT或HBT为主，被动组件则以电阻、电容或电感为主，砷化镓的产品是以「高频模拟IC」为主。

由硅晶圆所制作之集成电路的最小组成单位是「CMOS」，再加上一些被动组件(电阻、电容、电感)。

由砷化镓晶圆所制作之集成电路的最小组成单位是「BJT」或「HBT」，再加上一些被动组件(电阻、电容、电感)。

在所有的集成电路(IC)中，主动元器件是主角，所以往后我们将只讨论主动元器件的CMOS或BJT、HBT，而忽略被动元器件。

集成电路的制作流程

集成电路的发展：集成电路(IC)在过去五十多年内已经发展成一个上、中、下游完整的产业链，专业的分工方式使其成为近代最成功而耀眼的产业，集成电路(IC)的制作流程包含IC设计、IC光罩(光刻掩膜版)与制造、IC封装与测试三大部分，如图二所示，到底集成#>>电路的上、中、下游产业之间是如何分工合作的呢？

IC设计产业：属于「上游产业」，是目前中国大陆与台湾半导体产业发展最迅速也最具潜力的，例如：专门设计数字集成电路(Digital IC)的联发科技(MTK)、海思半导体与晨星半导体(MStar)等公司；与专门设计模拟集成电路(Analog IC)的立锜科技(Richtek)、模拟科技(AAtech)等公司。

IC光罩（光刻掩膜版）与制造产业：属于「中游产业」，其中IC光罩产业有专门制作光罩的公司，例如：台湾光罩、翔准先进等公司专门为晶圆厂生产光罩，也有的晶圆厂自行生产光罩，例如：台积电具有光罩生产部门专门制作光罩，联华电子则不自行生产光罩，而是委托台湾光罩公司代为生产光罩；IC制造产业有专门晶圆代工的晶圆厂，例如：台积电(TSMC)、联华电子(UMC)与中芯半导体（SMIC）等公司，也有专门生产自有产品的晶圆厂（IDM：Integrated Device Manufacture），例如：英特尔、三星等公司。

IC封装与测试产业：属于「下游产业」，晶圆厂生产好的晶圆通常会交由封装与测试厂进行测试与封装的工作，例如：日月光、矽品、华泰等公司。

图二　集成电路的制作流程。

芯片设计(建筑师画设计图)

集成电路(IC)制作的第一步就是要先画设计图，芯片设计的目的主要在规划芯片各区域的功能。例如：中央处理器(CPU)必须拥有算术逻辑运算单元、浮点运算单元、缓存器与内存单元、数据传输通道等部分，图三(a)上方为中央处理器(CPU)芯片的实体外观，由于硅芯片的最小组成单位CMOS非常微小，所以直接以肉眼无法分辨出来，我们只要想象将图三(a)拆开以后可以得到图三(b)所示，其实就是一大堆CMOS排列组合在硅芯片上而已。我们先不考虑CMOS这么复杂的图形，姑且先想象画好的IC设计图上只是一些奇怪的图形，如图四(a)所示，这就是所谓的光罩图形（光刻图形）。

图三　中央处理器芯片构造。

图四　集成电路的制造流程。

制作芯片的第一步要先画IC设计图，在制作芯片之前必须先规划好将不同的功能单元制作在那个区域，绘制成IC设计图之后再送进晶圆代工厂，让制程工程师按图施工；就好像是盖大楼的第一步要先画建筑设计图(蓝图)，例如：教学大楼必须拥有教室、办公室、演讲厅、厕所等建筑，在盖大楼之前必须先规划好要将不同功能的建筑盖在那个区域，绘制成建筑设计图(蓝图)之后再交给营造厂，让土木工程师按图施工。

>>>光罩（光刻掩膜版）制作

将IC设计图上的图形经过「第一次缩小」，以电子束刻在石英片上，由于电子束的直径大约1μm(微米)，所以使用电子束刻在石英片上的图形线宽大约1μm，如图四(b)所示。依照IC设计图的规划将不同功能单元的图形刻在不同的区域，即形成「光罩(Mask)」，至于光罩上的图形其实就是CMOS的图形，至于CMOS到底是怎么样的图形我将会在后面详细介绍，大家可以先参考图三(b)，在图四(b)中只是用一些奇怪的图形让大家想象一下而已。

>>>芯片制造(营造厂盖房子)

将光罩放入曝光机内，进行「第二次缩小」到大约十分之一，如图四(c)所示，将光罩放在曝光机中的光学系统(透镜组)上方，再以紫外光激光照射，紫外光经过透镜组将光罩上的图形(线宽大约1μm)缩小十分之一后投射到硅晶圆上(线宽大约0.1μm)，称为「图形转移」，由于制程技术的进步，目前可以缩小到0.13μm(微米)、90nm(奈米)、65nm、45nm、22nm甚至7nm等，光罩上的图形转移到硅晶圆以后还要经过高温氧化、掺杂技术、蚀刻技术与薄膜成长等化学或物理程序，才能完成芯片的制造工作，这个部分将会在后面详细介绍。

集成电路的制作和盖大楼最大的不同在于，集成电路是按照设计图“缩小”，而盖大楼是按照设计图“放大”，这样的缩小在生活中最常使用在照像的时候，照像机可以将摩天大楼缩小到一张小小的底片上，就是由于照像机的“镜头”具有聚光的功能，可以将很大的物体汇聚成很小的影像，再投射在底片上。上面所提到的“透镜组”就好像是“照像机的镜头”一样，而“光罩”就好像是“照像机所拍摄的景物”一样。

集成电路制作的第二步要将IC设计图刻成光罩，再将光罩交给晶圆代工厂让制程工程师在硅晶圆上施工；就好像盖大楼的第二步要将画好的建筑设计图(蓝图)交给营造厂让土木工程师在地球表面上施工。

>>>芯片封装与测试(监工单位验收)

将制作好的芯片进行点收测试，检验芯片是否可以正常工作，以确定每片晶圆之可靠度与良率，最后再以塑料或陶瓷外壳包装芯片，以保护芯片在工作时不受外界的水气、灰尘、静电等影响。集成电路制作的最后一步要将制作好的芯片进行点收测试与封装；就好像盖大楼的最后一步要将盖好的大楼交由监工单位验收。

集成电路产业的分类

集成电路产业依照不同的设计与生产性质，又可以分成专业代工厂(OEM)、原始设计制造商(ODM)与整合组件制造商(IDM)三大类，分别有不同的产业技术能力与重要性，要了解集成电路产业的特性，就必须先了解集成电路产业的分类，以下分别讨论这两种不同厂商的特性。

>>>专业代工厂(OEM：Original Equipment Manufacturer)

制造商依照客户需求，为客户代工生产符合客户要求的产品，之后挂上客户的商标品牌，由客户自行销售。

例如：台湾的台积电、联华电子、新加坡的特许、大陆的中芯等半导体公司。一般IC设计公司会下单给专业工代厂(OEM)，是基于节省生产成本和部份管销费用成本为主要考虑，特别是集成电路(IC)的圆晶厂，投资金额动辄上百亿，并非一般的IC设计公司可以负担得起，因此交由专业代工厂(OEM)可以节省许多制造研发的成本，转而进行设计研发的工作。

>>>整合组件制造商(IDM：Integrated Device Manufacturer)

制造商从设计、制造、测试、封装到销售自有品牌产品都一手包办的垂直整合型公司，通常都是国外大厂，例如：德州仪器(Texas Instruments)、英特尔(Intel)、摩托罗拉Motorola、三星Samsung、日本电子NEC、东芝Toshiba等公司。

值得注意的是，最早拥有晶圆厂的正是这些国际级的IDM大厂，台积电只是全球第一家晶圆代工厂而已，早期并没有所谓的IC设计产业，因为IC设计公司就算画好设计图也找不到晶圆厂替他们代工生产，直到台积电成立以后，将晶圆制造变成一个独立的产业，称为晶圆代工厂，才造就了许多成功的IC设计公司。

IDM与OEM哪个比较有优势？

2000年以前由于计算机、网络、多媒体(例如：DVD)、无线通讯(例如：2G)的快速发展，全球集成电路产品持续成长而供不应求，造成晶圆代工厂产能满载，IC设计公司的产品上市常常受制于晶圆厂，产品制作常常费时一年以上，不幸的是集成电路的产品生命周期很短，等一年以后产品才能上市，可能已经过时而要被淘汰了。所以有些规模较小设计公司也尝试自建晶圆厂，所以景气好的时候，有晶圆厂的IC设计公司可以掌握自己的产品，不过份依赖晶圆代工厂，如果产能被别人掌握，只要分不到产能，产品就不能准时上市，因此自建晶圆厂不失为一个好方法。

但是2000年以后，网络泡沫化，全球集成电路产品需求持续下滑而供过于求，造成晶圆代工厂产能闲置，以往IC设计公司的产品受制于晶圆厂的现象已经不存在，因此自建晶圆厂的必要性并不大，而且一但加入了IC制造产业，则每年必须支出庞大的制造研发成本，这笔费用动辄数百亿，会严重影响IC设计研发的支出而使公司顾此失彼，2004年台湾矽统科技将晶圆厂卖给联华电子公司，同样的，超微半导体（AMD）当初也做出了重要决定，将晶圆厂剥离与中东土豪合资成立专业代工厂格罗方德半导体（GLOBALFOUNDRIES）。因此，IC设计公司自建晶圆厂有利有弊，必须衡量公司的财务状况，以及公司未来的营运规划，才能做出最合适的决定，因此，未来IC产业的趋势就是分工与降低风险，晶圆代工集中化会越来越明显，除非有品牌或是广阔的出海口，否则整合组件制造商（IDM）将越来越少。

闸极线宽长度为什么重要？

40nm，28nm，10nm，7nm到3nm，何时才是极限

数字集成电路设计的最底层为「晶体管」，也就是组成集成电路的最小单位，晶体管的种类很多，目前在数字集成电路中均是使用CMOS，一个数字集成电路上可能含有数百万个CMOS，「晶体管(CMOS)」就好像生物体中的「细胞」一样。

>>>什么是 FET？

FET 的全名是“场效电晶体（Field Effect Transistor，FET）”，先从大家较耳熟能详的“MOS”来说明。MOS 的全名是“金属－氧化物－半导体场效电晶体（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）”，构造如图五（a）所示，前面灰色的区域（硅）叫做“源极（Source）”，后面灰色的区域（硅）叫做“汲极（Drain）”，中间有块金属（绿色）突出来叫做“闸极（Gate）”，闸极下方有一层厚度很薄的氧化物（黄色），因为中间由上而下依序为金属（Metal）、氧化物（Oxide）、半导体（Semiconductor），因此称为“MOS”。

>>>MOSFET 的工作原理与用途

MOSFET 的工作原理很简单，电子由左边的源极流入，经过闸极下方的电子通道，由右边的汲极流出，中间的闸极则可以决定是否让电子由下方通过，有点像是水闸的开关一样，因此称为“闸”；电子是由源极流入，也就是电子的来源，因此称为“源”；电子是由汲极流出，看看说文解字里的介绍：汲者，引水于井也，也就是由这里取出电子，因此称为“汲”。

图五 MOSFET代表一个开关0或1，就是计算机里面的一个位元（bit）

当闸极不加电压，电子无法导通，代表这个位是 0，如图五（a）所示；当闸极加正电压，电子可以导通，代表这个位是 1，如图五（b）所示。CMOS晶体管的工作原理为在闸极施予一固定电压，使通道形成，电流即可通过。在数位电路中，藉由电流通过与否，便可代表逻辑的1或0。

MOSFET 是目前半导体产业最常使用的一种场效电晶体（FET），科学家将它制作在硅晶圆上，是数位讯号的最小单位，一个 MOSFET 代表一个 0 或一个 1，就是电脑里的一个“位（bit）”。电脑是以 0 与 1 两种数码讯号来运算；我们可以想像在硅芯片上有数十亿个 MOSFET，就代表数十亿个 0 与 1，再用金属导线将这数十亿个 MOSFET 的源极、汲极、闸极链接起来，电子讯号在这数十亿个 0 与 1 之间流通就可以交互运算，最后得到使用者想要的加、减、乘、除运算结果，这就是计算机的基本工作原理。晶圆厂像台积电、联电与中芯，就是在硅晶圆上制作数十亿个 MOSFET 的工厂。

>>>闸极线宽：半导体制程进步的关键

在 MOSFET 中，“闸极线宽长度（Gate length）”大约 10 纳米，是所有构造中最细小也最难制作的，因此我们常常以闸极长度来代表半导体制程的进步程度，这就是所谓的“制程线宽”。闸极线宽长度会随制程技术的进步而变小，从早期的 0.18 微米、0.13 微米，进步到 90 纳米、65 纳米、45 纳米、28 纳米，到目前最新制程 10 纳米。当闸极线宽长度愈小，则整个 MOSFET 就愈小，而同样含有数十亿个 MOSFET 的芯片就愈小，封装以后的集成电路就愈小，最后做出来的手机就愈小！10 纳米到底有多小呢？细菌大约 1 微米，病毒大约 100 纳米，换句话说，人类现在的制程技术可以制作出只有病毒 1/10（10 纳米）的结构，是不是有点无法想象？半导体科技的发达就是这样神奇！

线宽越窄所遇到的瓶颈与解决的方法

表一是台积电未来五年的技术路线布局表，集成电路在线宽小于28nm的时候，有两个非常重要的制程技术HKMG与FinFET，想要了解半导体最尖端的制程，这两个专有名词你不可不知！

表一 台积电未来的技术路线进度表

>>>HKMG（高介电常数金属闸极High K Metal Gate，K is permittivity or dielectric constant ）：

回想一下你们年轻的时候学的电磁学，外加电场于两个平行金属板，中间如果放入绝缘材料，材料内部也会形成电场，外电场与内部电场的比值，我们称为介电常数，两个金属板极化电荷越多，抵消外电场能力越强，内电场越小，介电常数就越大，同样的电容就越大，介电常数是衡量一个介质束缚电荷的能力，也可表征材料的绝缘性能，介电常数越大，束缚电荷的能力越强，材料的绝缘性能越好，其定义就是材料介电常数越高说明电极化越强，外电场削弱越厉害。当然在电极化无穷大的情况，实际上电子就自由了，此时外场被完全抵消，也就是电屏蔽，此时介电常数正无穷大，材料实际上就是导体了，所以这也是为什么我们在电梯里面手机收不到电磁波讯号的原因。

为什么要用高介电常数的材料？半导体前段制程的挑战，不外乎是不断微缩闸极线宽，在固定的单位面积之下增加电晶体数目，半导体制程一直在挑战极限，随着闸极线宽缩小，氧化层厚度跟着缩减，导致绝缘效果降低，使得漏电流成为令业界困扰不已的副作用，利用高介电常数材料来增加电容值，就可以达到降低漏电流的目的，半导体制造业者在28纳米制程节点导入的高介电常数金属闸极（High-kMetalGate，HKMG），即是利用高介电常数材料来增加电容值，以达到降低漏电流的目的。

>>>FinFET（鳍式场效电晶体Fin Field Effect Transistor，FinFET）：

根据增加氧化物绝缘层电容达到在线宽缩小之后减低漏电的理论，增加绝缘层的表面积亦是一种改善漏电流现象的方法。鳍式场效电晶体（Fin Field Effect Transistor，FinFET）即是藉由增加绝缘层的表面积来增加电容值，降低漏电流以达到降低功耗的目的，如图六所示，FinFET将过去的平面式结构转为立体式结构，增加对闸极的控制能力，这项技术据说可以将摩尔定律延长到2022年，华人科学家胡正明教授厥功至伟居功至伟！

图六 胡正明教授发明的FinFET技术结构示意图与TEM显微镜截面图

2022年以后，次纳米制程会出来吗？摩尔定律已经无法预测，我也已经无法想象，也许只能用时间来证明了！

*注：本文由行家说APP与作家专栏作者葉国光联合出品。谢绝任何未经许可的转载。授权或者加入行家说芯片封装群，请联系微信号：hangjia199

· End ·

感谢支持原创的云星电子对专栏基金的赞助